3行サマリー
- MIT発Vertical Semiconductorがシードで1,100万ドルを調達（リード：Playground Global、参加：JIMCO・milemark•capital・信越化学工業）。
- vertical GaN（垂直GaN）で電力変換をチップ近傍に寄せ、配線損失・発熱を抑制。公表値で効率最大30%改善・電源フットプリント50%縮小を狙う。
- AIデータセンターの「電力の壁」対応が加速。800V DC配電の潮流と重なり、省エネ×電源ICの競争が本格化。
まず結論
本件は、AIデータセンターの消費電力増に対して電源の位置と構造を変えることでロスを削る試みです。電源モジュールをGPU/ASICの近くに置き、高耐圧で小型なvertical GaNを使うことで、配線の距離・銅の量・冷却負荷を同時に圧縮します。
背景：そもそも何が課題？
電力は“運ぶ・落とす”だけで損をする（目安の数字）
データセンターでは受電した高電圧を段階的に直流化（AC→DC）→降圧（DC→DC）します。
各段の効率を仮に AC-DC：97%、中間DC-DC：95%、PoL VRM：92%とすると、総合は 約85%（=0.97×0.95×0.92）で、約15%が熱になります。例えばラック60kWなら、 約9kWが電源・配線内で熱になる計算で、これは空調負荷（PUE）を通じて運転コストに直結します。
潮流：800V DCと“電源の分散配置”（配線損の直感）
同じ電力を送るとき、電流はI = P/V。例えば60kW/ラックを 48Vで送ると約1,250A、800Vなら約75A。 配線損はI²Rに比例するため、電圧を約16.7倍（48→800V）にすると、 同じ配線抵抗なら理論上の配線損は約1/280まで低下します（実務では線材や経路の最適化で効果は圧縮）。
さらに、電源をGPU/ASICの近くに置く「分散配置」を併用すると、配線長そのものが短くなり I²R損＋段階変換ロスを同時に削減できます。
Vertical Semiconductorの技術の肝：vertical GaN（垂直GaN）とは
横方向GaNと何が違う？（まずイメージ）
一般的なGaN電源は横方向（lateral）に電流が流れる“平面”構造です。対してvertical GaN（垂直GaN）は電流が上下方向に流れる立体構造。この“上下に抜ける”設計により、同じ耐圧を確保するために必要な面積を小さくしやすいのが特徴です。
それで何が嬉しい？（実用面のメリット）
- 高耐圧×小面積：高い電圧に耐えつつチップを小型化しやすい＝モジュールの小型・高密度化。
- 大電流に強い：電流の通り道が上下で太く取れるため、オン抵抗（発熱要因）を下げやすい。
- スイッチング損失を抑えやすい：高速スイッチング設計に適し、コイルやコンデンサの小型化にも寄与。
なぜ“近くに置く”と効率が上がる？（2つの損失を減らす）
- 配線ロス（I²R）を削減：電源をGPU/ASICのすぐそばに置くと配線が短くなり、同じ電流でも熱になる損失が小さくなります（例：ケーブル長を50cm→5cmにすれば、同じ太さなら配線抵抗は約1/10）。
- 変換ロスを低減：vertical GaNは高耐圧を小型で実現しやすく、高電圧のまま近くまで運んで直前で降圧する設計に向きます。これで銅（ケーブル）・冷却の負担も減ります。
ひとことで
「高い電圧を小さなチップで扱い、負荷のすぐそばで効率よく電圧を落とす」——vertical GaNは、この電源設計の王道を現実的なサイズと発熱で実現しようとする技術です。
どれくらい良くなるの？（公表値）
- 効率最大30%改善
- 電源フットプリントを50%縮小（ラック内の占有スペースを半減イメージ）
- 結果として銅・ケーブル・空調の縮減が期待
※いずれも同社公表値。実システムの条件（電圧、周波数、冷却方式）で変動します。
筆者の視点
結論：日本のDCにとって“場所と熱”を同時に解く鍵
本件の肝は、「配電を短く」「電源を近く」「熱を出さない」という原点回帰です。AIブームはサーバ台数に議論が寄りがちですが、実は電源と熱設計の巧拙が拡張スピードを決めルノではないでしょうか。
vertical GaNは、高耐圧×小面積で電源を負荷近傍に寄せ、配線ロス・発熱・銅・冷却を同時に圧縮する“場所の発明”。日本のように用地・系統（容量）に余裕がない市場ほど効きます。
日本への接点・活用イメージ
- サプライチェーン：ラウンド参加の信越化学工業が材料面で関与。立ち上げ期から日本勢が入っているのは追い風。
- 運用要件：PUEや受電容量が逼迫する中、電源室面積・銅重量・冷却CAPEXの圧縮はインフラ側の決定要因。
- 評価の型：「電源IC×配電設計×冷却」の同時最適を前提に、ラック／列単位でTCO（LCOP）比較を標準化すべきです（チップ単価だけで判断しない）。
出典（一次・主要二次）
- Vertical Semiconductor プレスリリース（Business Wire, 2025-10-15）： “Raises $11 Million to Deliver the Next Wave of Power for AI Chips and Data Centers”
- Reuters（2025-10-15）： “MIT spinout Vertical Semiconductor raises $11 million for AI power chip tech”
- 文脈：Reuters（2025-10-13）： “Power Integrations joins work with Nvidia on power supply push”
